

Over the Memory Wall, Into the Instruction Wall: The New Bottleneck in GPU Data Processing

<https://arxiv.org/abs/2608.13696>

1. Problem

- GPU 데이터 처리에서 메모리 대역폭이 향상됐음에도 성능 향상이 제한되는 문제
- 최신 GPU에서는 Memory Wall보다 Instruction Wall이 새로운 병목으로 등장

2. Method

- GPU 데이터베이스의 kernel을 분석해 병목 원인을 측정
- L4와 GH200에서 TPC-H + cuDF를 비교
- Memory bandwidth, IPC, occupancy, ILP, cache 등을 분석

3. Experiments & Results

- GH200은 L4 대비 메모리 대역폭 13.4×, instruction throughput 2.5×
- 실제 TPC-H 성능 향상은 최대 5.2×
- L4는 74.1%가 memory-bound, GH200은 77.5%가 compute-bound
- 최신 GPU에서는 instruction 처리와 kernel 활용도가 주요 병목으로 확인

4. Insight

- 핵심 기여: GPU 데이터 처리의 병목이 Memory Wall에서 Instruction Wall로 이동했음을 실증
- 최적화 방향: cache 활용, occupancy/ILP 향상, 불필요한 instruction 감소
- 가져갈 포인트: GPU 성능 최적화는 하드웨어 성능뿐 아니라 실제 kernel의 병목을 찾아 최적화하는 것이 중요